时序逻辑电路在结构上存在输出到输入的（），因此，（）状态会影响（）状态。