多做题，通过考试没问题！

电子与通信技术

睦霖题库>大学试题(工学)>电子与通信技术

在VHDL语言中，描述时序电路程序的执行条件的时钟信号通常采用下述哪两种方式（）

  • A、敏感信号为时钟信号
  • B、用WAIT ON语句等待时钟
  • C、用IF条件语句判断
  • D、用WAIT FOR语句等待时间到
正确答案:A,B
答案解析:有
进入题库查看解析

微信扫一扫手机做题

最新试题
热门试题