用VHDL设计一个模为12的加法计数器，要求该计数器能够同步清零，异步置数，而且有计数使能端和进位输出端，并用QuartusII软件进行仿真，并给出详细的仿真波形图。

正确答案: