某半导体存储器容量16K×8，可选SRAM芯片的容量为4K×4；地址总线A15～A0（低），双向数据总线D7～D0（低） ，由R／W线控制读／写。请写出地址分配、片选逻辑。

正确答案:地址分配如下：

假设采用部分译码方式，片选逻辑为：