某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】 该机主存采用64K×1位的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，则共需（）个芯片；若采用异步刷新方式，单元刷新间隔为2ms，则刷新信号的周期为（）。