组合逻辑电路的设计过程与（）过程相反。