多做题，通过考试没问题！
电子与通信技术
睦霖题库
>
大学试题(工学)
>
电子与通信技术
设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢7进1，产生一个进位输出。
正确答案:
答案解析:
有
进入题库查看解析
微信扫一扫手机做题
最新试题
·
在下列触发器中，有约束条件的是（）
·
描述触发器逻辑功能函数的表达式称为（）。
·
由于R-S触发器有（）个稳态，因此它可记
·
二值逻辑中，变量的取值不表示（），而是指
·
=（）
·
简述PLD的涵义。
·
将下列余3码转换成十进制数和2421码。
·
电路如下图所示，经CP脉冲作用后，欲使Q
·
GAL是指（），ISP是指（）
·
断电后（）中的信息会丢失。
热门试题
·
写出图所示电路的逻辑表达式，并化简为最简
·
在ispLSI器件中，GRP是指（）。
·
试写出如图所示的时序电路的状态方程
·
比较两个两位二进制数A=A
1<
·
（）个变量的卡诺图是一种由2的n次方个方
·
采用串行加法器比采用并行加法器的运算速度
·
常见的机器数有（）
·
在VHDL中，对文件名称的要求是文件名称
·
逻辑代数中有三条基本的规则，分别是：（）
·
将一个时间上连续变化的模拟量转换为时间上
